

(11) Publication number:

11186920 A

PATENT ABSTRACTS OF JAPAN

(21) Application number.

09351435

(51) Intl. CI.:

H03M 13/12 G06F 11/10

(22) Application date: 19.12.97

(30) Priority:

(84) Designated

contracting states:

(43) Date of application publication:

09.07.99

(71)Applicant:

SONY CORP

(72) Inventor: MIYAUCHI TOSHIYUKI HATTORI MASAYUKI

(74)

Representative:


(54) VITERBI DECODER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a Viterbi decoder which is small in circuit scale and is capable of high speed operation.

SOLUTION: A path memory circuit 705 is provided with three RAMs (RAM10, RAM11, RAM12) with a dual port of, e.g. bit number = 8 and work number = 4, and path selection information s102 is written in the order of, e.g. RAM12&ram;RAM11&ram;RAM10&ram;RAM12&ram;RAM11.... for each clock under the control of a control circuit 101. On the other hand, the path selection information is read for each clock from the RAMs under the control of the control circuit 101 and given to a trace circuit 102 as read path selection information s105 or the like. The trace circuit 102 conducts tracing by 3 specified periods, based on the read path selection information, trace start state information s108 generated by the control circuit 101. Based on the trace result, decoded data and a trace start state for a succeeding blocks are obtained.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出廣公開番号

特開平11-186920

(43)公開日 平成11年(1999)7月9日

(51)	Int.Cl.
------	---------

識別記号

330

FΙ

H03M 13/12

G06F 11/10

H03M 13/12

G06F 11/10

330N

審査請求 未請求 請求項の数5 〇L (全 17 頁)

(21)	ж	H1	4
~~1	ш		- 77

(22)出贈日

特顯平9-351435

平成9年(1997)12月19日

(71)出版人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 宮内 俊之

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 服部 雅之

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 杉浦 正知

(64) 【発明の名称】 ピタピ復号装置

(57)【要約】

【課題】 回路規模が小さく、高速動作可能なビタビ復 号装置を提供する。

【解決手段】 パスメモリ回路705内に例えばビット 数=8でワード数=4のデュアルポートのRAMを3個 備え(RAM10、RAM11、RAM12)、これら 3個のRAMにコントロール回路101の制御に従って 毎クロック、パス選択情報s102を、例えばRAM1 $2 \rightarrow RAM11 \rightarrow RAM10 \rightarrow RAM12 \rightarrow RAM11$ ・・・の順に書き込む。一方、これらのRAMからはコ ントロール回路101の制御に従って毎クロック、パス 選択情報が読み出され、読出パス選択情報s105等と してトレース回路102に入力される。トレース回路1 02は、読出パス選択情報と、コントロール回路101 で生成されるトレース開始ステート情報s108とに基 づいて3時刻分のトレースを行う。トレース結果に基づ いて、復号データ、および後続のクロックでのトレース 開始ステートが求められる。



【特許請求の範囲】

【請求項1】 畳み込み符号の各遷移状態でのパスの選択情報を、書き換え可能なメモリを用いて記憶するパスメモリを備え、そのパスメモリに保持された情報を打ち切り長分トレースすることでビタビ復号を行うビタビ復号装置において、

パスメモリ内に複数個の書き換え可能なメモリを備え、 1クロックの間に複数時刻分のトレースを行って復号す ることを特徴とするビタビ復号装置。

【請求項2】 請求項1において、

パス選択情報を書き込む際には上記複数個の書き換え可能なメモリに順に書き込みを行い、

トレースの際には、上記複数個の書き換え可能なメモリから順に読み出しを行って複数時刻分のトレースを行う ことを特徴とするビタビ復号装置。

【請求項3】 請求項2において、

上記複数個の書き換え可能なメモリから順に読み出しを 行って複数時刻分のトレースを行う際に、

上記複数個の書き換え可能なメモリの各々から読み出されるパス選択情報の内、トレースする可能性のあるステートの情報を、トレース開始ステートに基づいて予め選択し、選択したステートの情報についてトレースを行うことを特徴とするビタビ復号装置。

【請求項4】 請求項2において、

1ライトー1リードのデュアルポートのRAMを所定個 数備え、

1クロックの間に上記デュアルポートのRAMの個数に 等しい数の時刻分のトレースを行うことを特徴とするビ タ**ビ復号装置。**

【請求項5】 請求項2において、

シングルポートのRAMを所定個数備え、

1クロックの間に上記シングルポートのRAMの個数より1少ない数の時刻分のトレースを行うことを特徴とするビタビ復号装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば衛星放送 等で使用される畳み込み符号の最尤復号法に使用される ビタビ復号装置に関する。

[0002]

【従来の技術】畳み込み符号を復号する方式の一つとして、ビタビ復号方式が知られている。このビタビ復号方式は、畳み込み符号に対する最尤復号方式であり、送信側のエンコーダから生成され得る符号系列の中から、受信された符号系列に最も近い系列(以下、このような系列を最尤バスと表記する)を選ぶことにより、誤り訂正を行う。すなわち、送信側のエンコーダによる符号化方法に基づいて作成される、遷移ダイヤグラム(以下、トレリスと表記する)を前提とし、遷移ダイヤグラム上で生じ得る遷移の内から、例えば受信された符号系列との50

ハミング距離が最小となるものを最**尤**パスとして選択 るようになされている。

【0003】ビタビ復号方式を行うビタビ復号装置はブランチメトリック、すなわちトレリス上の各状態に達するパスと受信された符号系列とのハミング距離をロックに従って計算するブランチメトリック計算回路と、ブランチメトリックに基づいてステートメトリックにを出ている。 10 化する正規化回路、ステートメトリックの値を記憶するACS回路、ステートメトリックの値を記憶する、ステートメトリックの値を記憶す、ステートメトリック記憶回路、ACSによる選択結果従って復号データを生成するパスメモリ回路を備える成とされている。

【0004】ここで、パスメモリ回路としては、レジタ列を用いてパス選択内容を遷移させるレジスタ遷移を行うものと、RAMを用いてパス選択内容を記憶させ、記憶内容をトレースして復号する方法を行うもの2種類がある。以下、これら2種類の方法について説する。

20 【0005】従来のビタビ復号装置において一般的に 用されてきたレジスタ遷移法においては、パスメモリ 路内にセレクタとレジスタからなるメモリセルをトレ ス上に配置し、ACS回路から出力されるパス選択情に基づいてレジスタの内容を遷移させる。メモリセル 構成の一例を図16に示した。また、拘束長=3の場のメモリセルの配置の一例を図17に示した(図17ではメモリセルをMSと表記した)。このような構成より、各メモリセルのレジスタ内には、各ステートかの生き残りパスに対応する情報が保存されることになる。メモリセルには打ち切り長分の段数が配置され、終段の出力の内、最尤ステートの出力を選ぶことによて最尤パスに対する情報を選択し、復号データを出力る。

【0006】このようなレジスタ遷移法は、高速動作、可能であるという利点がある反面、打ち切り長が長くると回路規模が膨大になるという欠点がある。特に、近は、打ち切り長が100を越えるような用途も出てたので、回路規模の大型化が深刻な問題となっている。【0007】そこで、近年では、打ち切り長分のRA140(Random Access Memory)を用いてパス情報を記憶し、「憶した情報をトレースすることで復号する方法が盛ん。研究されている。以下、この方法をトレースバック法呼ぶ。

[0008]

【発明が解決しようとする課題】トレースバック法にれば、レジスタ遷移法よりも遥に回路規模の小さいパメモリ回路を構成できる。しかしながら、トレースバク法を行う従来の装置においては、依然としてパスメリ回路が大きな回路規模を有している。

【0009】この発明はこのような事情に鑑みて提案

れたものであり、従って、この発明の目的は、回路規模 が小さく、高速動作可能なビタビ復号装置を提供するこ とにある。

[0010]

【課題を解決するための手段】請求項1の発明は、畳み込み符号の各遷移状態でのパスの選択情報を、書き換え可能なメモリを用いて記憶するパスメモリを備え、そのパスメモリに保持された情報を打ち切り長分トレースすることでビタビ復号を行うビタビ復号装置において、パスメモリ内に複数個の書き換え可能なメモリを備え、1クロックの間に複数時刻分のトレースを行って復号することを特徴とするビタビ復号装置である。

【0011】以上のような発明によれば、1クロックの間に複数時刻分のトレースを行って復号を行うことにより、RAMの総ワード数を少なくすることができる。

【0013】さらに、複数個のメモリの各々の出力の内、トレースする可能性のあるステートの情報を、トレース開始ステートに基づいて予め選択し、選択されたステートの情報についてトレースを行うようにすることで、複数時刻分のトレースを行っても遅延の増大を最小限に抑えることが可能となる。

[0014]

【発明の実施の形態】以下、図面を参照して、この発明の第1の実施形態について説明する。まず、図1を参照 30 してこの発明の第1の実施形態の全体的な構成について説明する。この発明の第1の実施形態は、ブランチメトリック計算回路701、ACS回路702、正規化回路703、ステートメトリック記憶回路704、およびパスメモリ回路705を備える構成とされており、送信側から伝送路を介して受信されたデータが入力された時、送信側のエンコーダから生成され得る符号系列の中から最尤パスを選択し、選択内容に基づいて復号データを生成する。

【0015】すなわち、送信側のエンコーダによる符号化方法に基づいて作成される、例えば図2に示すような遷移ダイヤグラム(以下、トレリスと表記する)を前提とし、遷移ダイヤグラム上で生じ得る遷移の内から、例えば受信された符号系列とのハミング距離が最小となるものを最尤パスとして選択するようになされている。

【0016】ブランチメトリック計算回路701は、受信データ信号s701が入力されたとき、この受信データのブランチメトリックを計算して、計算結果をブランチメトリック信号s702として出力する。ACS回路702は、ブランチメトリック信号s702と、ステー

トメトリック記憶回路704から入力されるステートトリック信号s705とに基づいて、あるステートに流する2本のそれぞれのパスに対し、ブランチメトリクとステートメトリックとを加算してそれら加算値を較し、比較結果に基づいて尤度の高いものを選択して新ステートメトリックとする。

【0017】このような選択の内容をパス選択情報 s 06として出力し、最小のステートメトリックを持つテートの番号を最尤ステート信号 s 707として出力し、新たに得られたステートメトリックを新ステートトリック信号 s 703として出力する。

【0018】ここで、バスの選択方法について、拘束=4の場合を例として説明する。図2のトレリスは、個のステート000、001、010、011、100、101、110を有し、101、110を有し、拘束長=4の場のトレリスの一例である。ここで矢印は各タイムスロット毎に生じ得るパスを示しており、復号データ'1'に対応するパスを点線で示し、復号データ'1'に対応するストには合流する2本のパスが存在する。そこで、あステートには合流する2本のイスが存在のパスに対し、フトには合流する2本のそれぞれのパスに対し、ステートに合流する2本のそれぞれのパスに対し、ステートに合流する2本のそれぞれのパスに対し、ステートに合流する2本のそれぞれのパスに対し、フトには合流する2本のそれぞれのパスに対し、フトには合流する2本のそれぞれのパスに対し、フトには合流する2本のでは対応でいる。

【0019】正規化回路703は、ACS回路7027ら出力される新ステートメトリック信号s703から小のステートメトリックを減算する方法等を用いて正式化し、予め設定されている範囲内の値にして、正規化テートメトリック信号s704として出力する。ステートメトリック記憶回路704は、正規化回路703か出力される正規化ステートメトリック信号s704を記憶し、これをステートメトリック信号s705として、CS回路702に戻す。

【0020】パスメモリ回路705は、トレースパッな、 法による復号動作を行うものであり、上述したような、トレースパック法を行う一般的なパスメモリと比較し、 RAMの面積を小さくするようになされたものである、 かかるパスメモリ回路705の説明を行うに先立った場合を別として、 一般的なトレースパックとの動作を拘束長=4の場合を例として、 おける。 図3において、ステート01から中である。 ステート001への遷移の可能性がある。 ステート000とステート100である。 ステート000とステート100である。 ステート100側のパスを選んであった時には1(すなわち前ステートの最上位ビット) がには1(すなわち前ステートの最上位ビット) がには1(すなわち前ステートの最上位ビット) に関してある。

デヌトリック信号s 702として出力する。ACS回路 【0021】また、何れのステートから**遷移**する場合に 702は、ブランチメトリック信号 s 702と、ステー 50 も入力は1であり、これはステート001の最下位ビ

30

トで表現されている。以上により、トレースの動作は次のように行えば良い。すなわち、図4に示すように、トレースを開始するトレース開始ステートの最下位ビットを復号ビットとし、トレース開始ステートに後続してトレースする次トレースステートの番号は、トレース開始ステートの最上位ビットから下位2ビット目までに、パスメモリ内のビットを新たに最上位ビットとして付け加えることで生成する。このような動作によって、最小ステートメトリックをとるステートから、選択されたパスを遡ることができる。

【0022】ビタビ復号装置を高速に動作させるためには、RAMはクロック毎に一回しかアクセスできない。各RAMに対して1回のアクセスで復号を行うためのパスメモリ回路の動作を、シングルポートのメモリを4個使用する場合を例として説明する。以下の説明においては、符号の拘束長=4とし、打ち切り長=6とする。この場合に、4個のシングルポートのメモリとしては、ステート数分のビット数(ここでは8ビット)と打ち切り長分のワード数(ここでは6ワード)を持つものが使用される。ACS回路からパスメモリへは、ステート数分のバス選択情報が毎クロック入力される。4個のRAMは、以下の(1)~(4)の4個の役割を打ち切り長分のクロック(ここでは6クロック)毎に順次切り替える(図5参照)。

【0023】(1)パス選択情報を順次書き込む。

【0024】(2)書き込まれたパス選択情報に基づい て順次トレースする。復号は行わない。

【0025】(3)アクセス無し。

【0026】(4)(2)でのトレース結果から順次トレースを行って復号ビットを出力する。

【0027】このような切り替え動作の基づく各RAMの動作を図6に示す。以上のようなメモリオペレーションによって、RAMを用いても高速な復号が可能なピタピ復号装置を構成することができる。このような一般的なトレースバック法によればレジスタ遷移法を行う場合と比較して遥に回路規模を縮小できる。しかしながら、打ち切り長分のワード数を持つRAMが4個必要なため、RAMの総ワード数は打ち切り長×4となり、依然として大きな回路規模が必要とされる。そこで、この発明の一実施形態は、パスメモリ回路の回路規模をさらに縮小するものである。

【0028】図7を参照して、この発明の一実施形態におけるパスメモリ回路705について説明する。パスメモリ回路705は、拘束長=4の符号に対し、打ち切り長=6の復号を行う場合に、ビット数=8でワード数=4の1ライトー1リードのデュアルポートのRAMを3個備え、1クロックの間に3時刻分のトレースを行うパスメモリ回路である。

【0029】ACS回路から入力されるパス選択情報 s 102は、コントロール回路101で生成される書き込 50

【0030】なお、コントロール回路101に基づく モリオペレーションのタイミングを図8に示す。トレス回路102では、RAM10,RAM11,RAM2から出力される読出パス選択情報s105、s106、s107、およびコントロール回路101で生成れるトレース開始ステート情報s108に従って3時分のトレースを行い、その結果はトレース結果信号s09としてコントロール回路s101に入力される。ントロール回路s101では、トレース結果信号s19と最尤ステート信号s101に基づいて、打ち切り/2クロック毎にトレース開始ステートの初期化を行ながら、次のクロックのトレース開始ステートを求める。

【0031】このようなメモリオペレーションについて、図9および図10を参照してより具体的に説明する。図9および図10は連続する時刻におけるRAM0、RAM11、RAM12に対する書き込み/読みしについて図示したものである。上述したように、こら3個のRAMは、ビット数=8でワード数=4のデアルポートのRAMである。記載スペースの都合により、図9に時刻1~時刻6までを図示し、図10に時7~時刻13までを図示した。ここで、各メモリのアレスは何れも左から順に0、1、2、3であるとする時刻1、2、3・・9までは、各RAMに順大パス、択情報が書き込まれ、時刻9においては、各RAMにいて3つのアドレスに書き込みがなされている。

【0032】時刻10以降のオペレーションが図8に されている。時刻10に対応する図8の先頭のクロッ においては、各RAMのアドレス3から記憶内容(3・ のパス選択情報9、8、7)を読み出し、トレースを うと共に、RAM12のアドレス0に後続のバス選択 報10を書き込む。ここで、図9および図10におい は、読み出しの矢印に付し' t' はトレースを行うこ を示し、'd'はトレースして復号を行うことを示す。 【0033】時刻11に対応する図8の2番目のクロ クにおいては、各RAMのアドレス2から記 内容(個のパス選択情報6、5、4)を読み出し、トレース 行うと共に、RAM11のアドレス0に後続のパス選 情報11を書き込む。さらに、時刻12に対応する図 の3番目のクロックにおいては、各RAMのアドレス から記憶内容(パス選択情報3、2、1)を読み出し、 トレースしてから、パス選択情報1~9に対応する復

を行うと共に、RAM12のアドレス0に後続のパス選 択情報12を書き込む。そして、時刻13に対応する図 8の4番目のクロックにおいては、各RAMのアドレス ○から記憶内容(3個のパス選択情報1○、11、12 を読み出し、トレースおよびトレース開始ステートの初 期化を行うと共に、RAM12アドレス1に後続のパス 選択情報13を書き込む。

【0034】このように復号およびそれに後続するクロ ックにおけるトレース開始ステートの初期化が3クロッ クに1**度行われ**、また、何れのクロックにおいても、後 10 続のパス選択情報が1アドレス分入力される。

【0035】一方、トレース開始ステート情報s108 は出力バッファ103にも入力される。出力バッファ1 03では打ち切り長以上トレースを行った後のトレース 開始ステート情報 s 1 0 8の下位 3 ビットを復号ビット としてバッファし、本来の時系列順に並べ換えた後に復 号ビット信号 s 1 1 0 として出力する。以上のような構 成によって、各RAMへのアクセスは、毎クロックにつ き1回としたまま、パスメモリ回路内のRAMの総ワー ド数を打ち切り長×2にすることができる。これによっ てビタビ復号装置の回路規模を削減できる。

【0036】次にトレース回路102について説明す る。トレースはRAM10→RAM11→RAM12の 順に行われるので、パス選択情報 s 105の中から何れ のステートのバス選択情報を選ぶかは、トレース開始ス テート情報s108によって決定される。また、トレー ス開始ステート情報s108によってパス選択情報s1 0 6、 s 1 0 7 からは選ぶべきステートの候補を、それ ぞれ2つ、4つまで絞ることができる(図11参照)。 トレース回路102は、この性質を用いることで構成す 30 る.

[0037] 図12に、トレース回路102の構成を図 示した。RAM10, RAM11, RAM12から入力 されるパス選択情報 s 1 0 5, s 1 0 6, s 1 0 7 は、 それぞれ、選択回路401、402、403に入力され る。一方、選択回路401、402、403には、トレ ース開始ステート情報s107も入力される。選択回路 401では、トレース開始ステート情報 s 107に従っ て、パス選択情報 s 104からトレースするステートの パス選択情報を選択して、トレース結果情報s401と して出力する。また、選択回路402では、トレース開 始ステート情報s107に従って、パス選択情報s10 5からトレースする可能性のある2つのステートのパス 選択情報を選択して、前トレース情報s402として出 力する。

【0038】前トレース情報s402は選択回路404 に入力される。選択回路404にはさらに、トレース結 果情報s401が入力される。選択回路404は、トレ ース結果情報 s 4 0 1 に従ってトレースするステートの

して出力する。また、選択回路403では、トレース 始ステート情報s107に従ってパス選択情報s10 からトレースする可能性のある4個のステートのパス 択情報を選択して、前トレース情報s404として出 する。前トレース情報 s 4 0 4 は、**選択回路 4 0** 5 に 力される。選択回路405にはさらに、トレース結果 報 s 4 0 1 および s 4 0 3 が入力される。選択回路 4 5は、トレース結果情報 s 4 0 1 および s 4 0 3 に従 てトレースするステートのパス選択情報を選択してト ース結果情報 s 4 0 5 として出力する。最後にトレー 結果情報s401,s403,s405を3ピットま めてトレース結果信号 s 109として出力する。 【0039】以上のようなトレース回路102の構成に

より、この発明の一実施形態において**は、複数時刻分**の

トレースを行っても、1時刻分のトレースを行う場合 比較してセレクタ2段分の遅延を生じるのみであり、 号動作速度が殆ど損なわれようにすることができる。 【0040】上述したこの発明の一実施形態は、1ラ トーIリードのデュアルポートのRAMを3個備え、 クロックの間に3時刻分のトレースを行うパスメモリ! 路を使用するものである。これに対して、異なる構成: 有するパスメモリ回路を使用する、この**発明の他の実**別 形態も可能である。図13に、この発明の他の実施形態 におけるパスメモリ回路の構成を図示した。かかるパ メモリ回路は、拘束長=4の符号に対し、打ち切り長= 6の復号を行う場合に、ビット数=8でワード数=3 ϵ

シングルポートのRAMを4個(RAM50, RAM:

1, RAM52, RAM53) 備え、1クロックの間に

3時刻分のトレースを行う回路である。 【0041】ACS回路から入力されるパス選択情報: 502は、書き込みコントロール信号s503に従っ て、毎クロック、RAM53→RAM52→RAM5: →RAM50→RAM53→・・・の順にRAMに記憶 される。また、RAM50、RAM51、RAM52、 RAM53は読み出しコントロール信号s504に従っ て、毎クロック3つのRAMからパス選択情報の読みと しを行って、パス選択情報 s 5 0 5、 s 5 0 6、 s 5 (7、 s 5 0 8 を出力する。パス**選択情報 s** 5 0 5、 s ! 06、s507、s508は、トレース回路502にジ 力される。ここで、書き込みコントロール信号 s 50(および読み出しコントロール信号s504は、コントロ ール回路501で生成され、RAM50,RAM51, RAM52, RAM53にそれぞれ入力される。なお、 コントロール回路501に基づくメモリオペレーション のタイミングを図14に示す。

【0042】トレース回路502では、RAM50、! 1 、 5 2 、 5 3 から出力されるパス**選択情報** s 5 0 5, s 5 0 6, s 5 0 7, s 5 0 8、およびコントロール[i 路501で生成されるトレース**開始ステート情報 s** 5(パス選択情報を選択して、トレース結果情報s403と 50 9に従って3時刻分のトレースを行い、その結果がトレ

10

10

-ス結果信号 s 5 1 0 としてコントロール回路 5 0 1 に 人力される。トレース回路502は、例えば図12に示 したこの発明の一実施形態におけるトレース回路102 に用いられているような選択回路を組み合わせて構成す ることができる。また、コントロール回路501では、 トレース結果信号 s 5 1 0 と最尤ステート信号 s 5 0 1 とに基づいて、打ち切り長/2毎にトレース開始ステー トの初期化を行いながら、次のクロックのトレース開始 ステートを求める。

【0043】このようなメモリオペレーションについ て、図15および図16を参照してより具体的に説明す る。図15および図16は連続する時刻におけるRAM 50, RAM51, RAM52、RAM53に対する書 き込み/読み出しについて図示したものである。上述し たように、これら4個のRAMは、ビット数=8でワー ド数=3のシングルポートのRAMである。記載スペー スの都合により、図15に時刻1~時刻6までを図示 し、図16に時刻7~時刻13までを図示した。ここ で、各メモリのアドレスは何れも左から順に0、1、2であるとする。時刻1、2、3・・・9までは、各RA 20 Mに順次パス選択情報が書き込まれ、時刻9において は、各RAMについて2つのアドレスに書き込みがなさ れている。

【0044】この状態に後続する時刻10以降のオペレ ーションが図14に示されている。時刻10に対応する 図14の先頭のクロックにおいては、3個のRAM(す なわちRAM50、RAM51、RAM52) のアドレ ス2から記憶内容(パス選択情報9、8、7)を読み出 し、トレースを行うと共に、1つのRAM(すなわちR AM53)のアドレス0に後続のパス選択情報10を書 き込む。ここで、読み出しの矢印に付した't'はトレ ースを行うことを示し、'd'はトレースして復号を行 うことを示す。

【0045】時刻11に対応する図14の2番目のクロ ックにおいては、3個のRAM(すなわちRAM50、 RAM51、RAM53)のアドレス2から記憶内容 (パス選択情報6、5、4)を読み出し、トレースを行 うと共に、1つのRAM(すなわちRAM11)のアド レス0に後続のパス選択情報11を書き込む。この際の 読み出しは、2個のRAM(RAM50、RAM51) についてはアドレス1についてなされ、他の1個のRA M (RAM53) についてはアドレス2についてなされ る。

【0046】さらに、時刻12に対応する図14の3番 目のクロックにおいては、3個のRAM(すなわちRA M 5 0 、R A M 5 2 、R A M 5 3)のアドレス 2 から記 憶内容(パス選択情報3、2、1)を読み出し、トレー スしてから、パス選択情報1~9に対応する復号を行う と共に、他の1つのRAM (すなわちRAM51) のア ドレス0に後続のパス選択情報12を書き込む。この際 50 の読み出しは、2個のRAM(RAM52、RAM5 3) についてはアドレス1についてなされ、他の1個 RAM (RAM51) についてはアドレス0について される。

【0047】そして、時刻13に対応する図14の4 目のクロックにおいては、3個のRAM(すなわちR M51、RAM52、RAM53) のアドレス0から 億内容(パス選択情報10、11、12)を読み出し トレースおよびトレース開始ステートの初期化を行う 共に、他の1つのRAM (すなわちRAM50) のア レス0に後続のバス選択情報13を書き込む。

【0048】このように復号およびそれに後続するク ックにおけるトレース開始ステートの初期化が3クロ クに1度行われ、また、何れのクロックにおいても、 続のパス選択情報が1アドレス分入力される。

【0049】一方、トレース開始ステート情報 s 50 は、出力バッファ503にも入力される。出力バッフ 503は打ち切り長以上トレースを行った後のトレー 開始ステート情報s507の下位3ピットを復号ビッ としてバッファし、本来の時系列順に並べ換えた後に 号ビット信号 s 5 1 1 として出力する。

【0050】このように、この発明の他の実施形態に いても、各RAMへのアクセスは毎クロックにつき 1! としたまま、パスメモリのRAMの総ワード数を打ち り長×2にすることができる。また、この発明の他の 施形態におけるパスメモリ回路は、シングルポートの モリのみを用いるために、図7等を参照して上述した。 の発明の一実施形態と比較してさらに回路規模を削減 きる。さらに、トレース回路502においては、この 明の一実施形態におけるパスメモリ回路705中のト ース回路102と同様に予めステートの候補を絞るこ により、遅延の増大を最小限に抑えることができる。

【0051】上述したこの発明の一実施形態およびこの 発明の他の実施形態においては、拘束長=4、打ち切 長=6の場合について説明したが、拘束長および打ち: り長かこの値に限らず任意の値をとすることができる。 また、この発明の一実施形態等においては、1クロッ 毎に3時刻分のトレースを行う場合を例としたが、例。 ば4個のデュアルポートRAMを備える構成によって クロック毎に4時刻分のトレースを行う、或いは5個(シングルポートRAMを備える構成によって1クロッ・ 毎に4時刻分のトレースを行う等、種々の変形が可能' ある。

[0052]

【発明の効果】上述したように、この発明は、1クロ・ クの間に複数時刻分のトレースを行って復号を行うよ にしたので、パスメモリ回路内のRAMの総ワード数: 削減することができる。このため、装置の回路規模の約 小に寄与することができる。

【0053】また、毎クロックでの各RAMへのアク-

ス回数は1回であること、およびトレース回路の上述し た構成によって遅延の増大を最小限に抑えるようにした ことにより、高速な復号動作が可能となる。

【0054】従って、この発明により、回路規模が小さ く、高速動作可能なビタビ復号装置を提供することがで きる。

【図面の簡単な説明】

【図1】この発明の一実施形態の全体的な構成について 説明するためのブロック図である。

【図2】拘束長=4の場合の遷移ダイアグラムについて 10 回路について説明するためのブロック図である。 説明するための略線図である。

【図3】トレースバック法におけるトレースの原理につ いて説明するための略線図である。

【図4】トレースバック法におけるトレースの方法につ いて説明するための略線図である。

【図5】従来から行われている一般的なトレースバック 法における各RAMの役割について説明するための略線 図である。

【図6】従来から行われている一般的なトレースバック 法におけるメモリオペレーションについて説明するため 20 の略線図である。

【図7】この発明の一実施形態におけるパスメモリ回路 について説明するためのブロック図である。

【図8】この発明の一実施形態におけるメモリオペレー ションについて説明するための略線図である。

【図9】この発明の一実施形態におけるメモリオペレー ションについてより具体的に説明するための略線図であ る。 【図10】この発明の一実施形態におけるメモリオペ

12

ーションについてより具体的に説明するための略線図 ある。

【図11】トレースする可能性のあるステートについ 説明するための略線図である。

【図12】この発明の一実施形態におけるトレース回 について説明するためのブロック図である。

【図13】この発明の他の実施形態におけるパスメモ

【図14】この発明の他の実施形態におけるメモリオ・ レーションについて説明するための略線図である。

【図15】この発明の他の実施形態におけるメモリオー レーションについてより具体的に説明するための略線| である。


【図16】この発明の他の実施形態におけるメモリオ・ レーションについてより具体的に説明するための略線[である。


【図17】レジスタ遷移法におけるパスメモリのメモリ セルについて説明するための略線図である。

【図18】レジスタ遷移法におけるパスメモリ中のメニ リセルの配置について説明するための略線図である。 【符号の説明】


705・・・パスメモリ回路、101・・・コントロ-ル回路、102・・・トレース回路、401、402、 403、404、405・・・選択回路、501・・ コントロール回路

【図2】







【図3】




【図4】





【図17]




【図9】










【図6】

- 灰倉	X T X w X T X W X T X w X T X w X	X X T X w X T X x X b X w X T X	X a X x x x x x x x x x x x x x x x x x	X M X D X M X L X M X D X M X	THレースのみ Diトレースとして信息	5 Adress:5 Adress:4 Adress:3 Adress:2 A	Adress:5 Adress:4 Adress:2 Adress:1 Adress:0 No Operation Road Ro	No Operation Advasc4 Advasc3 Advasc2 And Read Read Read	Adress:5 Adress:4 Adress:3 Adress:2 Adress:1 Adress:0 Adress:1 Adress:3 Read Read Read Read Read Write Write Write
	RAMO	RAM1	RAM2	RAM3		RAMO	RAM1	RAM2	RAM3


[図8]

Adress:2 Read Adress:0 Write Adress:2 Read Road Adress:3 Read Adress:2 Write Adress:3 Road Adress:3 Read Adress:0 Road Adress:0 Read Adress:0 Read Adress:2 Write Adress:2 Adress:1
Read Adress:2
Write Adress:1 Read Adress:1 Read ナーメータを登行 Adress:2 Read Adress:1 Write Adress:2 Road Ba 英生 Adress:0 Adress:3 Read Adress:1 Write Adress:3 Read Adress:3 Read Adress:1 Adress:0 Adressio Adress: 1
Read
Adress: 0
Write Adrosa Adreser Adress:2 Read Adress:0 Write Adress 2 Read Adrese:2 Adress:3 Read Adress:3 Adress:3 Adress:0 Write RAM11 RAM10 RAM12


【図11】



【図13】



[図12]



【図14】

Adress:0 Adress2 Adress:1 Road Road Adress:0 Adress:1
Read Write

RAMBO


RAM51

RAM52

RAM53

【図15】

【図16】



[図18]

